

Aula 01- Introdução ao Laboratório de Sistemas Digitais

Período 2021/1

Roberto G. Pacheco

pacheco@gta.ufrj.br

Grupo de Teleinformática e Automação – GTA/UFRJ
Programa de Engenharia Elétrica - PEE/COPPE/UFRJ
Universidade Federal do Rio de Janeiro

Objetivo do Laboratório

- Aprender VHDL
 - Estruturas básicas de VHDL
 - Modelagem de circuitos digitais
 - Simulação de circuitos

- Google Meet
 - Aulas de introdução ao VHDL
 - Apresentação das estruturas básicas
 - Acompanhamento dos trabalhos práticos
 - Apresentação de trabalhos
 - Link: <https://meet.google.com/lookup/djdg67tb6f>

- Google Meet
- Google Classroom
 - Avisos
 - Organização da disciplina
 - Disponibilização das aulas e materiais
 - Link: <https://classroom.google.com/c/MzY5NjU4OTAzMTQ5?cjc=4fx4ohr>
 - Código da Turma: 4fx4ohr
- Site da Disciplina de Laboratório de Sistemas Digitais

- Google Meet
- Google Classroom
- Site da Disciplina de Laboratório de Sistemas Digitais
 - https://www.gta.ufrj.br/~pacheco/sistemas_digitais_lab.html

- Volnei A. Pedroni, "Eletrônica Digital Moderna e VHDL", Elsevier, 2010.
- Volnei A. Pedroni, "Circuit Design and Simulation with VHDL", The MIT Press, 2nd Ed.
 - Capítulos 19 em diante

Avaliação do Laboratório

- 3 trabalhos práticos
- Média Laboratório (ML):
 - $ML = (T1 + T2 + T3)/3$
 - $ML < 5$ -> **REPROVADO NA DISCIPLINA**
 - $ML \geq 5$ -> **APROVADO NA PRÁTICA**

- 3 provas teóricas
- Média Teórica (MT)
 - $MT = (P1 + P2 + P3)/3$
- $MT < 3$ -> **Reprovado na disciplina**
- $3 \leq MT < 7$ -> Prova final
- $MT \geq 7$ -> **Aprovado na parte teórica**

- Média Teórica Final (MTF)
 - Se $3 \leq MT < 7$ (Prova Final):
 - $MTF = (2 \times MT + PF)/3$
 - Se $MT \geq 7$ (Aprovado na parte teórica):
 - $MTF = MT$

- Média Teórica Final (MTF)
 - Se $3 \leq MT < 7$ (Prova Final):
 - $MTF = (2 \times MT + PF)/3$
 - Se $MT \geq 7$ (Aprovado na parte teórica):
 - $MTF = MT$
- $MTF \leq 5$ -> Aprovado na Parte Teórica
- $MTF < 5$ -> Reprovado na Parte Teórica

- Média de Laboratório (ML)
 - $ML < 5$ -> **Reprovado na disciplina**
 - $ML \geq 5$ -> **Aprovado na parte experimental**

- Média Final (MF)
 - $MF = (3 \times MTF + ML)/4$

- Duração do Período: **12/07/2021 a 23/10/2021**

| Semana | Data | Assunto |
|--------|--------|---|
| 1 | 12/jul | Aula Inaugural e Introdução à VHDL |
| 2 | 19/jul | Estrutura básicas - Circuitos Digitais |
| 3 | 26/jul | Introdução à Simulação com VHDL |
| 4 | 02/ago | Acompanhamento e Dúvidas |
| 5 | 09/ago | Acompanhamento e Dúvidas |
| 6 | 16/ago | Entrega de Relatórios e Apresentação do 1º Trabalho |
| 7 | 23/ago | Apresentação do 1º Trabalho |
| 8 | 30/ago | Acompanhamento e Dúvidas |
| 9 | 06/set | Acompanhamento e Dúvidas |
| 10 | 13/set | Entrega de Relatórios e Apresentação do 2º Trabalho |
| 11 | 20/set | Apresentação do 2º Trabalho |
| 12 | 27/set | Acompanhamento e Dúvidas |
| 13 | 04/out | Acompanhamento e Dúvidas |
| 14 | 11/out | Entrega de Relatórios e Apresentação do 3º Trabalho |
| 15 | 18/out | Apresentação do 3º Trabalho |

- Site da disciplina
 - https://www.gta.ufrj.br/~pacheco/sistemas_digitais_lab.html
- Software
 - Quartus II Prime Lite
 - Laboratório virtual Labsland - FPGA Intel DE2-115
- Tutoriais
 - Disponibilizados no Google Classroom e site da disciplina